当前位置：
首页
> 电子电路EDA技术(06169)
在芯片设计初期,大部分模块可能都是硬IP Core,当芯片完成设计、验证、投片测试直至大规模生成时,软IP Core会越来越多。
- 2024-09-10 05:27:28
- 电子电路EDA技术(06169)
功能仿真的仿真波形中,输出信号的变化有延时,它是在EDA工具布局布线后,取得芯片的门延时、线延时信息后,并综合考虑系统各功能,对
- 2024-09-10 05:27:31
- 电子电路EDA技术(06169)
分析下面的VerilogHDL程序,回答问题并将答案按序号填写在答题卡相应位置。(1)完成程序填空。(2)输入信号值如题27表所
- 2024-09-10 05:27:47
- 电子电路EDA技术(06169)
用Verilog HDL设计一个七段数码管译码器电路,驱动共阴数码管可以显示0~9十个数字。电路的输入、输出关系如题29表所示。
- 2024-09-10 05:27:53
- 电子电路EDA技术(06169)
已知一有限状态机系统的状态转移图如题30图所示,试用Verilog HDL设计该系统。说明：(1)输入信号:Clk:系统时钟。d
- 2024-09-10 05:27:56
- 电子电路EDA技术(06169)