用Verilog HDL设计一个七段数码管译码器电路,驱动共阴数码管可以显示0~9十个数字。电路的输入、输出关系如题29表所示。