在设计时序逻辑电路时，对原始状态表中的状态化简，其目的是____。