首页
试用“与非”门电路设计—个半加器。令A、B分别为被加数、加数,s、c分别为和、进位。要求:(1)列出真值表;(2)写出逻辑表达式
2024-11-05 14:34:53
电子技术基础(三)(04730)
试用“与非”门电路设计—个半加器。令A、B分别为被加数、加数,s、c分别为和、进位。要求:
(1)列出真值表;
(2)写出逻辑表达式;
(3)画出逻辑电路图。
【正确答案】:
上一篇:
画出题38图所示时序逻辑电路的工作波形图。(设起始状态Q2Q1Q0=000)
下一篇:
电路如题图所示,写出F的最简与或表达式。