首页
在verilog HDL的always块语句本身是
2024-09-10 05:28:09
电子电路EDA技术(06169)
在verilog HDL的always块语句本身是
A、顺序执行
B、并行执行
C、顺序执行或并行执行
D、串行执行
【正确答案】:B
上一篇:
下列标识符中,不合法的标识符是
下一篇:
在EDA工具中,能将硬件描述语言转化为硬件电路的重要工具软件为