首页
设a=4’b1101,b=4’b1010.按照Verilog HDL语法,执行语句assign c=a&b;则c
2024-09-10 05:29:52
电子电路EDA技术(06169)
设a=4’b1101,b=4’b1010.按照Verilog HDL语法,执行语句assign c=a&b;则c
A、4’b0001
B、4’b0010
C、4’b0100
D、4’b1000
【正确答案】:D
上一篇:
根据IP Core使用的方式不同,IP Core设计者可以按三种形式设计供集成选择的IP Core可再用、可重定目标以及
下一篇:
在ISE Foundation工具中,实现FPGA/CPLD的配置和通信的工具是