分析下面的Verilog HDL源程序,回答问题。
(1)完成程序填空。
(2)画出test2.v综合后的电路图。
【正确答案】：
(1)reg,wire,data_out
(2)
分析下面的Verilog HDL源程序,回答问题。(1)完成程序填空。(2)画出test2.v综合后的电路图。
- 2024-09-10 05:31:06
- 电子电路EDA技术(06169)
- 1
【正确答案】：
分析下面的Verilog HDL源程序,回答问题。
(1)完成程序填空。
(2)画出test2.v综合后的电路图。
(1)reg,wire,data_out
(2)