由Verilog HDL描述的代码:reg[2:0] mem[511:0]；该行代码定义了
A、一个位宽为3的寄存器变量mem[511:0]
B、一个位宽为3的线网型变量mem[511:0]
C、由512个位宽为3的寄存型变量组成的寄存器组mem。
D、由3个位宽为512的寄存型变量组成的寄存器组mem。
【正确答案】：D
由Verilog HDL描述的代码:reg[2:0] mem[511:0]；该行代码定义了
- 2024-09-10 05:33:05
- 电子电路EDA技术(06169)